Sistem de transmitere seriala a datelor intre doua module

Sistem de transmitere seriala a datelor intre doua module

Se vor transmite cadre de 32 octeti, cu o frecventa de 2,048 MHz. Impulsul de sincronizare SYNC va avea durata unui impuls de tact si perioada de 125 µs. Frontul sau crescator va marca inceputul transmiterii unui nou esantion de date. Intr-o perioada se vor transmite 256 biti, cate un octet pentru fiecare data(Fig 1).

Schema electrica a convertorului paralel-serie(Fig. 3) este construita din doua numaratoare sincrone, binare, 74LS163 si un registru de deplasare 74LS16 Cele doua circuite 74LS163 formeaza un numarator sincron, modulo 25 Iesirile X0, X1, X2 determina numarul bitului transmis, iar iesirile X3, X4, X5, X6, X7 specifica numarul datei transmise.

Conversia paralel-serie este realizata de circuitul 74LS16 Bitul D0 este conectat la intrarea H, astfel incat ordinea de transmitere seriala a bitilor este D0-D7.

Pe durata bitului D7 a fiecarei date, semnalul BIT7 valideaza intrarea LD a registrului 74LS16 Acesta se va incarca cu bitii D0-D7(Fig. 4). Valoarea acestor biti este relevanta doar la aparitia frontului crescator al semnalului de incarcare LD(se va tine seama de timpul de stabilire si mentinere). Din acest motiv magistrala de date paralel poate fi folosita in alte scopuri, in intervalul de timp disponibil.

Fig. 3 Convertor paralel serie

Modulul destinatiei, care converteste serie-paralel datele(Fig. 5), este format dintr-un numarator modulo 256, dintr-un registru de deplasare 74LS164 si dintr-un latch 74LS377. Numaratorul, cu ajutorul caruia se reconstituie numarul datei si a bitului transmis, este sincronizat cu numaratorul din partea de transmisie cu ajutorul semnalului SYNC. Acest semnal incarca numaratorul de la receptie cu 0 astfel incat numaratoarele din ambele module sa inceapa sa numere de la 0 in acelasi moment.

In figura 6 sunt prezentate, in detaliu, diagramele de timp aferente conversiei serie-paralela a datelor. Receptia integrala a unei date se obtine la iesirile QA-QH ale registrului 74LS164 pe durata perioadei de tact urmatoare receptionarii ultimului bit D7 al octetului. Data receptionata este transferata in registrul 74LS377(semnalul de validare fiind BIT0) si devine disponibila la iesirile PD0-PD7 dupa inca un impuls de tact(in acelasi timp in registrul 74LS164 incepe receptia datei urmatoare).

Fiecare octet receptionat ramane pe magistrala de date paralel un interval de timp egal cu 125µs.

Pentru a obtine un semnal de tact la fiecare 125µs, am folosit un astabil: circuitul integrat MMC 4047B. Alimentarea acestuia se face prin pinul 14 de la o sursa de curent continuu care debiteaza maxim +7V. Deoarece 4047B este un multivibrator care poate opera ca un monostabil sau ca un astabil, rezistenta Rx si condensatorul Cx trebuie sa aibe anumite valori prezentate in tabelul de mai jos:

Cx=500pF

Rx=57KΩ

Lista de componente folosite:

Dispozitive pasive:

Circuite integrate:

Calculul economic:

Piesele intregului ansamblu costa 7,9 Lei

Lista cu prescurtari si abrevieri: