Home - Rasfoiesc.com
Educatie Sanatate Inginerie Business Familie Hobby Legal
Doar rabdarea si perseverenta in invatare aduce rezultate bune.stiinta, numere naturale, teoreme, multimi, calcule, ecuatii, sisteme




Biologie Chimie Didactica Fizica Geografie Informatica
Istorie Literatura Matematica Psihologie

Calculatoare


Index » educatie » » informatica » Calculatoare
» Comunicatia Sincrona & Asincrona


Comunicatia Sincrona & Asincrona


Comunicatia Sincrona & Asincrona

Comunicatia sincrona.

Semnalul CLOCK cu perioada T serveste ca si referinta de timp pt toate liniile magistralei. Sunt prezentate cateva schimburi tipice de semnale intre unitatile master si slave care fol magistrala; aceste schimburi urmeaza anumite reguli numite protocolul magistralei (BUSprotocol). Comunicarea incepe cand masterul de magistrala plaseaza unul sau mai multe semnale pe liniile de control, specificand transferul de magistrala dorit, adica citire din memorie (load) sau citire de la dispozit de IO (input). In acelasi timp plaseaza pe liniile magistralei de adresa adresa unitatii slave (sau parte din aceasta) dorite. Unitatile slave potentiale analiz semnalele de control si de adresa, si dispozitivul a carui adresa corespunde celei de pe magistrala raspunde in urmatorul ciclu al clock-ului plasand cuvantul de date cerut pe liniile de date. Obligativitatea ca raspunsul dispozitivului slave sa fie in urmatorul ciclu clock disponibil poate fi evitata pevazand un semnal de control ACK, numit: acknowledge pt tranzactia op de citire de pe magistrala. ACK este controlat de unitatea slave si nu este activat pana cand unitatea slave nu a terminat partea sa de transfer de date.    Pe de alta parte, inainte de a initia o noua tranzactie pe magistrala, unitatea master asteapta pana cand primeste semnalul ACK pt tranzactia curenta de pe magistrala. Astfel, pt acomodarea cu dispozitivele mai lente, folosirea unui semnal ACK permite inserarea in tranzactiile de pe magistrala a unor intarzieri de durata egala cu unul sau mai multe cicluri de magistrala, numite stari de asteptare (walt states).



Comunicatia asincrona

Bazele de timp ale magistralelor asincrone elimina semnalul clock al magistralei si-1 inlocuiesc cu semnale de timp speciale, ce sunt generate de unitatile in comunicare. Aceste unitati au bazele lor proprii de timp, si dispozitive cu rate de transfer foarte diferite pot comunica in mod asincron. Se disting 2 cazuri de control: 1.Control pe o singura cale, in care semnalele de temporizare sunt generate de unul din cele doua dispozitive de comunicare; 2. Control pe doua cai, in care ambele dispozitive genereaza semnale de temporizare. În cazul transferurilor initiate de unitatea sursa, aceasta plaseaza cuvantul de date pe liniile de date. Dupa o scurta intarziere, ea activeaza linia de control numita generic DATA READY. intarzierea este prevazuta pt a impiedica ca semnalul DATA READY sa ajunga la destinatie inaintea cuvantului de date. Daca sursa activeaza DATA READY si plaseaza datele pe magistrala de date la acelasi moment, este necesar ca destinatia sa introduca o intarziere intre receptarea de catre aceasta a lui DATA READY si citirea de catre ea a magistralei de date. Atat liniile de date cat si linia de control DATA READY trebuiesc mentinute in stare activa o perioada de timp suficienta pt a permite dispozitivului destinatie sa copieze data de pe magistrala de date. Pt un transfer de date initiat de dispozitivul destinatie se activeaza linia de control numita DATA REQUEST. Sursa raspunde plasand cuvantul cerut pe liniile de date. Din nou data trebuie sa ramana activa timp suficient pt ca dispozitivul destinatie sa o poata citi. Asemenea semnale de control sunt numite semnale strobe, si se spune ca strobeaza data din sau spre magistrala. De exemplu, un dispozitiv sursa de genul tastaturii poate genera asincron un cuvant de date si sa-1 plaseze intr-un latch conectat la liniile magistralei de date. Un semnal pe linia DATA REQUEST poate fi folosit pt a activa intrarea clock a latch-ului si deci sa strobeze data pe magistrala. Dezavantajul unui control pe o singura cale este dat de faptul ca nu este asigurata nici o verificare a faptului ca transferul s-a facut sau nu cu succes. Schimbul de semnale, numit adesea handshaking insoteste un transfer controlat de sursa. Dispozitivul sursa mentine datele pe magistrala pana cand primeste semnalul ACK. ACK nu este activat de dispozitivul destinatie pana ce nu a copiat datele de pe magistrala. Unitatea sursa activeaza ACK pt a indica ca data     ceruta este disponibila pe liniile magistralei de date. Sursa mentine data pe magistrala pana cand unitatea destinatie dezactiveaza DATA REQUEST.





Politica de confidentialitate





Copyright © 2024 - Toate drepturile rezervate